Прозрачность триггеров что такое

Прозрачные триггеры–защелки

Они относятся к D–триггерам со специальной структурной схемой (рисунок 3.26).

Transparent latch — (англ.) прозрачный фиксатор.

Здесь в режиме ожидания — установочные входы. Воздействуют непосредственно на выходы триггера.

На входах D, C, V (V–valve–клапан) в режиме ожидания нули, следовательно, этот триггер может использоваться как простейший RS–триггер или как триггер–защелка (если используются входы D,C,V при ).

Рисунок 3.26 – Прозрачный D триггер–защелка

Входы С и V одинаковы по результату воздействия. Если на входы C и V подать «1», а на вход D–импульсы, то на выходе Q эти импульсы появятся без инверсии, на выходе — с инверсией. В том случае, когда в моменты действия этих импульсов снять «1» с любого входа (С или V), то на выходе Q зафиксируется (защелкнется) то состояние, которое было в момент снятия С или V–единицы.

Эта схема иногда называется логическим эквивалентом триггера с эмиттерной связью (триггер Шмитта).

Прозрачный, потому что при С и V= «1» импульсы свободно проходят на выход Q без изменения формы.

Гонки

Примем функциональную схему в виде рисунка 3.27.

Рисунок 3.27 – Цепи передачи сигналов

В разветвленных электронных схемах может быть несколько подобных цепей передачи сигнала с произвольным количеством элементов, различными задержками и вероятностными отклонениями этих задержек.

На выходе сигналы могут объединяться, срабатывает исполнительное устройство по совпадению (несовпадению). Возникают гонки. Следовательно, необходимы расчеты для удовлетворения гонок.

Рисунок 3.28 – Задержки и их вероятностные отклонения

Первый элемент цепи &₁₁ (см. рисунок 3.27) передачи сигнала образует задержку фронта и спада (из раздела логики известно, что задержка определяется на уровне 0,5 перепада). Поэтому фронт образует задержку t_зф1, а спад образует задержку t_зс1. Цифровое значение задержки следует смотреть в справочниках для логики данной серии. Некоторые справочники указывают не только t_зф1 и t_зс1, но и вероятностное отклонение задержки фронта и спада. В справочниках иногда указываются t 1 _зад и t 0 _зад, что соответствует t_зф1 и t_зс1.

Аналогично рисунку 3.28 построения производят и для элементов &₁₂…&_1n; &₂₁ &_2m, отклонения отсчитывают как от t_зф, t_зс, так и от t’_зф, t»_зф и t’_зс, t»_зс. Построения усложняются, но зато четко просматривается общие величины вероятностных отклонений, то есть конечные результаты распространения (гонок) сигналов.

Если нет цепи разветвления (одна цепь), все равно расчеты необходимо производить, потому что из построения видно, что ширина вершины и оснований расширяется (или сужается) и может вообще сойти на нет, импульс пропадает. Следовательно, необходимы графические построения подобного вида и расчетные соотношения.

Дополнительно к этому на производстве производят разбраковку микросхем по величинам задержки. Другим методом является стробирование. Подается стробирующий импульс, который должен располагаться на середине вершины (основания) импульса. Отсчет происходит в момент стробирования.

Источник

Когда триггер, запускаемый по уровню, включен, он становится прозрачным, но выход триггера, запускаемого фронтом, изменяется только при одном типе (положительный или отрицательный) фронта тактового сигнала.

СОДЕРЖАНИЕ

История

Реализация

Поскольку элементарные каскады усиления являются инвертирующими, два каскада могут быть соединены последовательно (как каскад), чтобы сформировать необходимый неинвертирующий усилитель. В этой конфигурации каждый усилитель можно рассматривать как активную инвертирующую цепь обратной связи для другого инвертирующего усилителя. Таким образом, два каскада соединены в неинвертирующий контур, хотя принципиальная схема обычно изображается в виде симметричной пары с перекрестной связью (оба рисунка изначально представлены в патенте Эклза – Джордана).

Типы триггеров

Простые защелки для установки и сброса

Защелка SR NOR

В то время как входы R и S имеют низкий уровень, обратная связь поддерживает выходы Q и Q в постоянном состоянии, при этом Q является дополнением Q. Если S ( Set ) имеет высокий импульс, а R ( Reset ) удерживается низким, то выход Q устанавливается на высоком уровне и остается на высоком уровне, когда S возвращается к низкому уровню; аналогично, если R имеет высокий импульс, в то время как S удерживается на низком уровне, тогда выход Q становится низким и остается низким, когда R возвращается к низкому уровню.

Работа защелки SR

Таблица характеристик				Таблица возбуждения
S	р	Q следующий	Действие	Q	Q следующий	S	р
0	0	Q	Состояние удержания	0	0	0	Икс
0	1	0	Сброс настроек	0	1	1	0
1	0	1	Установленный	1	0	0	1
1	1	Икс	Не допускается	1	1	Икс	0

Чтобы преодолеть ограниченную комбинацию, можно добавить шлюзы к входам, которые будут преобразованы (S, R) = (1, 1) в одну из неограниченных комбинаций. Это может быть:

Характеристическое уравнение защелки SR:

Защелка SR NAND

Схема, показанная ниже, представляет собой базовую защелку NAND. Входы обычно обозначаются S и R для установки и сброса соответственно. Поскольку входы И-НЕ обычно должны быть логической 1, чтобы не влиять на действие фиксации, входы считаются инвертированными в этой цепи (или активным низким уровнем).

Схема использует обратную связь, чтобы «запомнить» и сохранить свое логическое состояние даже после изменения управляющих входных сигналов. Когда на входах S и R высокий уровень, обратная связь поддерживает выходы Q в предыдущем состоянии.

Защелка SR AND-OR

Работа защелки SR S р Действие 0 0 Q = 1, Q = 1; не допускается 0 1 Q = 1 1 0 Q = 0 1 1 Без изменений; случайный начальный

SR И-ИЛИ операция защелки

S	р	Действие
0	0	Без изменений; случайный начальный
1	0	Q = 1
Икс	1	Q = 0

Обратите внимание, что защелка SR AND-OR имеет то преимущество, что S = 1, R = 1 хорошо определены. В приведенной выше версии защелки SR AND-OR он дает приоритет R-сигналу над S-сигналом. Если необходим приоритет S над R, этого можно достичь, подключив выход Q к выходу логического элемента ИЛИ вместо выхода логического элемента И.

Защелку SR AND-OR легче понять, потому что оба затвора можно объяснить по отдельности. Когда ни S, ни R не установлены, то логический элемент ИЛИ и логический элемент И находятся в «режиме удержания», т. Е. Их выход является входом из контура обратной связи. Когда вход S = 1, тогда выход логического элемента ИЛИ становится 1, независимо от другого входа из контура обратной связи («режим установки»). Когда вход R = 1, тогда выход логического элемента И становится 0, независимо от другого входа из контура обратной связи («режим сброса»). А так как выход Q напрямую подключен к выходу логического элемента И, R имеет приоритет над S. Защелки, нарисованные как перекрестно связанные вентили, могут выглядеть менее интуитивно понятными, поскольку поведение одного логического элемента кажется переплетенным с другим вентилем.

Защелка JK

Защелка JK используется гораздо реже, чем триггер JK. Защелка JK соответствует следующей таблице состояний:

Таблица истинности защелки JK

J	K	Q следующий	Комментарий
0	0	Q	Без изменений
0	1	0	Сброс настроек
1	0	1	Установленный
1	1	Q	Переключать

Следовательно, защелка JK представляет собой защелку SR, которая переключает свой выход (колеблется между 0 и 1) при передаче входной комбинации 11. В отличие от триггера JK, комбинация 11 входов для защелки JK не очень полезна. потому что нет часов, которые управляют переключением.

Закрытые защелки и условная прозрачность

Защелки сделаны прозрачными. То есть изменения входного сигнала вызывают немедленные изменения выходного сигнала. К простой прозрачной защелке можно добавить дополнительную логику, чтобы сделать ее непрозрачной или непрозрачной, когда другой вход («разрешающий» вход) не заявлен. Когда несколько прозрачных защелок следуют друг за другом, используя один и тот же разрешающий сигнал, сигналы могут распространяться через все из них одновременно. Однако, следуя за защелкой « прозрачный-высокий» с защелкой « прозрачный-низкий» (или « непрозрачно-высокий» ), реализуется триггер «ведущий-ведомый».

Защелка закрытого типа SR

Синхронное SR защелки (иногда с тактовой частотой SR флип-флоп ) может быть сделано путем добавления второго уровня логических элементов в перевернутом SR защелки (или второй уровень И вентилей к прямой SR защелки). Дополнительные вентили NAND инвертируют входы, так что SR- защелка становится стробируемой SR-защелкой (а SR-защелка трансформируется в стробируемую SR- защелку с инвертированным разрешением).

При низком уровне E ( включение ложно) защелка закрывается (непрозрачна) и остается в том состоянии, в котором она была оставлена ​​в последний раз, когда E был высоким.

Защелка закрытая D

Прозрачные защелки обычно используются в качестве портов ввода-вывода или в асинхронных системах, или в синхронных двухфазных системах ( синхронные системы, которые используют двухфазные часы ), где две защелки, работающие на разных фазах тактового сигнала, препятствуют прозрачности данных, как в главном устройстве. раб шлепанец.

В приведенной ниже таблице истинности показано, что когда входной сигнал e nable / c lock равен 0, вход D не влияет на выход. Когда E / C высокий, выход равен D.

Защелка закрытого типа SR E / C Действие 0 Никаких действий (сохранить состояние) 1 То же, что и защелка SR без синхронизации

Защелкивающаяся D-защелка на основе защелки SR NAND

D-защелка закрытого типа на базе защелки SR NOR

Защелка Earle

Защелка Эрла использует дополнительные входы включения: включить активный низкий (E_L) и активный высокий (E_H)

D-шлепанцы

D-триггер широко используется. Он также известен как триггер «данных» или «задержки».

Таблица истинности защелки Gated D E / C D Q Q Комментарий 0 Икс Q пред. Q пред. Без изменений 1 0 0 1 Сброс настроек 1 1 1 0 Установленный

Часы	D	Q следующий
Поднимающийся край	0	0
Поднимающийся край	1	1
Не поднимающийся	Икс	Q

Большинство триггеров D-типа в микросхемах могут быть принудительно переведены в состояние установки или сброса (которое игнорирует входы D и тактовый сигнал), как и триггер SR. Обычно недопустимое условие S = R = 1 разрешается в триггерах D-типа. Установка S = R = 0 заставляет триггер вести себя, как описано выше. Вот таблица истинности для других возможных конфигураций S и R:

Входы				Выходы
S	р	D	>	Q	Q
0	1	Икс	Икс	0	1
1	0	Икс	Икс	1	0
1	1	Икс	Икс	1	1

Вышеупомянутая схема сдвигает содержимое регистра вправо на одну битовую позицию при каждом активном переходе часов. Вход X сдвигается в крайнюю левую битовую позицию.

Классический D-триггер с положительным фронтом

Схема тесно связана со стробируемой D-защелкой, поскольку обе схемы преобразуют два входных состояния D (0 и 1) в две входные комбинации (01 и 10) для выходной SR- защелки, инвертируя входной сигнал данных (обе схемы разделяются одиночный сигнал D в двух дополнительных сигналах S и R ). Разница заключается в том, что в закрытом D Защелка простой NAND логические ворота используются в то время как положительно по фронту сигнала D-триггера SR NAND защелки используются для этой цели. Роль этих защелок состоит в том, чтобы «заблокировать» активный выход, производящий низкое напряжение (логический ноль); таким образом, запускаемый положительным фронтом D-триггер можно также рассматривать как стробируемый D-защелку с защелкивающимися входными затворами.

D-триггер с синхронизацией по фронту «ведущий-ведомый»

D-триггер ведущий-ведомый создается путем последовательного соединения двух стробируемых D-защелок и инвертирования разрешающего входа на одну из них. Он называется ведущим-ведомым, потому что ведущая защелка управляет выходным значением Q ведомой защелки и заставляет ведомую защелку сохранять свое значение всякий раз, когда ведомая защелка включена, поскольку ведомая защелка всегда копирует свое новое значение из ведущей защелки и изменяет свое значение только в ответ на изменение значения мастер-защелки и тактового сигнала.

Удаление крайнего левого инвертора в схеме создает триггер D-типа, который срабатывает на заднем фронте тактового сигнала. Вот такая таблица истинности:

D	Q	>	Q следующий
0	Икс	Падение	0
1	Икс	Падение	1

D-триггер с двойным фронтом

Триггеры, которые считывают новое значение при нарастании и спаде тактового сигнала, называются триггерами, запускаемыми по двойному фронту. Такой триггер может быть построен с использованием двух триггеров D-типа, запускаемых одним фронтом, и мультиплексора, как показано на рисунке.

Элемент динамического хранения D с запуском по границе

Эффективная функциональная альтернатива D-триггеру может быть сделана с помощью динамических схем (где информация хранится в емкости), если она достаточно часто синхронизируется; хотя он и не является настоящим триггером, его все же называют триггером из-за его функциональной роли. В то время как элемент D «ведущий-ведомый» запускается по фронту тактового сигнала, каждый его компонент запускается по уровням тактового сигнала. «D-триггер, запускаемый по фронту», как его называют, даже если он не является настоящим триггером, не имеет свойств ведущий-ведомый.

T шлепанцы

Если на входе T высокий уровень, T-триггер меняет состояние («переключается») всякий раз, когда на входе тактового сигнала стробируется. Если на входе T низкий уровень, триггер сохраняет предыдущее значение. Такое поведение описывается характеристическим уравнением :

Q следующий знак равно Т ⊕ Q знак равно Т Q ¯ + Т ¯ Q <\ displaystyle Q _ <\ text > = T \ oplus Q = T <\ overline > + <\ overline> Q> (расширение оператора XOR )

и может быть описан в таблице истинности :

JK шлепанцы

Характеристическое уравнение триггера JK:

Q следующий знак равно J Q ¯ + K ¯ Q <\ displaystyle Q _ <\ text > = J <\ overline > + <\ overline > Q>

и соответствующая таблица истинности:

JK триггерная операция

Таблица характеристик				Таблица возбуждения
J	K	Комментарий	Q следующий	Q	Q следующий	Комментарий	J	K
0	0	Состояние удержания	Q	0	0	Без изменений	0	Икс
0	1	Сброс настроек	0	0	1	Установленный	1	Икс
1	0	Установленный	1	1	0	Сброс настроек	Икс	1
1	1	Переключать	Q	1	1	Без изменений	Икс	0

Соображения по срокам

Параметры времени

Короткие импульсы, подаваемые на асинхронные входы (установка, сброс), не должны применяться полностью в течение периода восстановления-удаления, иначе становится совершенно неопределенным, перейдет ли триггер в соответствующее состояние. В другом случае, когда асинхронный сигнал просто выполняет один переход, который происходит между временем восстановления / удаления, в конечном итоге триггер перейдет в соответствующее состояние, но очень короткий сбой может появиться или не появиться на выходе, в зависимости от по синхронному входному сигналу. Эта вторая ситуация может иметь или не иметь значения для схемы.

Сигналы установки и сброса (и другие) могут быть синхронными или асинхронными и поэтому могут характеризоваться временем установки / удержания или восстановления / удаления, а синхронность очень зависит от конструкции триггера.

Различие между временем установки / удержания и восстановления / удаления часто необходимо при проверке синхронизации более крупных цепей, поскольку асинхронные сигналы могут оказаться менее критичными, чем синхронные сигналы. Дифференциация предлагает разработчикам схем возможность определять условия проверки для этих типов сигналов независимо.

Метастабильность

Метастабильности в триггерах можно избежать, обеспечив, чтобы входные данные и управляющие данные оставались действительными и постоянными в течение определенных периодов до и после тактового импульса, называемых временем настройки (t _su ) и временем удержания (t _h ) соответственно. Это время указано в паспорте устройства и обычно составляет от нескольких наносекунд до нескольких сотен пикосекунд для современных устройств. В зависимости от внутренней организации триггера можно построить устройство с нулевым (или даже отрицательным) требованием установки или времени удержания, но не с обоими одновременно.

Задержка распространения

Другим важным значением синхронизации для триггера является задержка тактового сигнала на выходе (общий символ в таблицах данных: t _CO ) или задержка распространения (t _P ), то есть время, необходимое триггеру для изменения своего выхода после край часов. Время перехода с высокого уровня на низкий (t _PHL ) иногда отличается от времени перехода с низкого уровня на высокий (t _PLH ).

Обобщения

В обычном триггере ровно один из двух дополнительных выходов имеет высокий уровень. Это можно обобщить на элемент памяти с N выходами, ровно один из которых имеет высокий уровень (альтернативно, когда ровно один из N имеет низкий уровень). Таким образом, вывод всегда представляет собой горячее (соответственно одно холодное ) представление. Конструкция аналогична обычному перекрестному триггеру; каждый выход, когда высокий, подавляет все остальные выходы. В качестве альтернативы можно использовать более или менее обычные триггеры, по одному на выход, с дополнительной схемой, чтобы гарантировать, что только один за раз может быть верным.

Источник